基于ARM體系結構流水線的研究與設計.pdf

1、嵌入式微處理器大量應用于各種消費類電子產品中,如手機、數碼相機以及汽車信息系統等。隨著嵌入式應用對計算能力要求的不斷提高,32位嵌入式處理器應用日益廣泛,其中ARM處理器的應用范圍非常廣闊。
　　處理器設計是一項高度復雜和高科技含量的核心技術,長期以來只為少數幾個國家的幾個公司和實驗室所掌握。在這種背景下,探索處理器設計和實現的合理方案,加快我國處理器研究的前進步伐,就顯得意義重大。
　　在研究流水線理論的基礎上,并參考其它

2、處理器的流水線結構,本文設計采用了5級流水線結構,分別是取指、譯碼、執(zhí)行、訪存和寫回。在深入研究ARM處理器的體系結構、編程模式和指令系統之后,設計了一個處理器流水線系統。采用VerilogHDL描述完成了取指、譯碼、ALU單元、移位器等功能模塊設計,流水線系統與ARM指令系統和編程模式基本兼容。借鑒Michael Gschwind等人把控制器功能劃分的思想,本文把控制器的功能分散到各個流水段中。由于簡化了流水線各段之間的控制關系,因此

3、不會造成流水線效率的下降。
　　流水線相關是造成流水線效率下降的根本原因,本文設計通過采用指令存儲器和數據存儲器分離的哈佛結構,避免了取指和訪存的結構相關;采用分支預測方案,減少了流水線的控制相關;采用數據旁路、提前形成標志位、延遲使用操作數方案,減少了流水線的數據相關,較好地解決了流水線相關問題。
　　在完成處理器流水線系統設計之后,針對分支預測、數據旁路等設計方案,編寫了測試指令并驗證其正確性和有效性。在QuartusⅡ