基于Zynq的TTP-C總線控制器設計與驗證.pdf

1、容錯數(shù)據(jù)總線是設計FADEC分布式控制系統(tǒng)首先要解決的關鍵問題之一。TTP/C總線是一種基于時間觸發(fā)的數(shù)據(jù)總線，具有嚴格時間確定性和高度安全可靠性等特點，非常適合航空航天等安全關鍵領域。本文在深入研究TTP/C協(xié)議標準的基礎上，自主設計了一種基于Zynq的TTP/C總線控制器，并開展了總線測試試驗研究。
　　在分析TTP/C總線架構的基礎上，針對Zynq平臺所具有的可編程邏輯單元和雙核處理器單元相結合的特點，提出了采用可編程邏輯單

2、元實現(xiàn)TTP/C總線控制器底層數(shù)據(jù)鏈路處理、CPU1處理器核實現(xiàn)TTP/C總線協(xié)議處理，并預留硬核CPU0處理器作為智能節(jié)點主機處理器的TTP/C總線控制器設計方案，針對數(shù)據(jù)鏈路層的冗余總線收發(fā)器模塊、時間觸發(fā)器模塊和協(xié)議服務層的集群啟動模塊、時鐘同步模塊、獨立BG模塊以及頂層TTP/C總線協(xié)議處理模塊進行了詳細設計。
　　基于所設計的TTP/C總線控制器，利用預留的CPU0處理器核設計了具有通信功能的TTP/C總線測試節(jié)點，搭建

3、了TTP/C總線測試平臺，對測試節(jié)點的集群啟動功能、時鐘同步功能、成員關系一致性功能和容錯功能進行了測試驗證。
　　進一步在測試節(jié)點的基礎上添加了功能接口單元，構成了航空發(fā)動機分布式控制系統(tǒng)的智能節(jié)點，搭建了一個包含4個TTP/C總線智能節(jié)點的控制系統(tǒng)，并開展了計量活門位置小閉環(huán)和轉速狀態(tài)大閉環(huán)的硬件在環(huán)仿真試驗，整個分布式控制系統(tǒng)具有良好的動靜態(tài)性能。
　　本文所設計的TTP/C總線控制器具有集成度高、可擴展性強的特點，試