FPGA低功耗設計相關技術研究.pdf

1、現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)作為一種可編程邏輯器件，在短短二十多年里已從電子設計的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心，被廣泛地應用在原型驗證、計算機硬件、工業(yè)控制、通信、汽車電子、航空航天等各個領域。隨著集成電路制造技術的不斷提高，F(xiàn)PGA器件的速度、規(guī)模和復雜程度不斷增加，F(xiàn)PGA的設計面臨著一系列新的難題，功耗問題就是其中之一。
　　本文圍繞FPGA的功耗設計問題展開研

2、究，提出了一系列實用有效的低功耗設計技術和方法，主要研究內(nèi)容涉及FPGA器件低功耗設計和FPGA應用邏輯低功耗設計兩個方面，論文主要研究工作及創(chuàng)新性成果如下:
　　(1)在深入分析靜態(tài)隨機存取存儲器(Static Random Access Memory, SRAM)單元泄漏電流來源的基礎上，提出一種適合于FPGA的低功耗SRAM單元設計方法。該方法基于FPGA中SRAM單元在配置后存儲值多數(shù)為“0”這一特點，綜合應用雙閾值電壓技

3、術和雙柵氧化層厚度技術降低SRAM單元存儲值為“0”時的泄漏功耗。其優(yōu)點是在不增加SRAM單元面積和整體延時的情況下，能改善靜態(tài)噪聲容限、降低靜態(tài)功耗。
　　(2)針對當前FPGA中多路選擇器設計存在大量閑置晶體管這一現(xiàn)象，提出一種適合于FPGA的低功耗多路選擇器設計方法。該方法采用反向體偏置技術對多路選擇器中閑置晶體管的泄漏電流進行優(yōu)化，在不影響電路性能的條件下降低多路選擇器的泄漏功耗。
　　(3)在分析FPGA不同狀態(tài)下

4、功耗來源的基礎上，結(jié)合雙電壓技術和電源門控技術各自的優(yōu)點，提出一種低功耗FPGA結(jié)構設計方法。仿真結(jié)果表明，采用該結(jié)構設計FPGA器件能有效的降低FPGA的動態(tài)功耗和靜態(tài)功耗，尤其適合應用于移動、便攜式設備。
　　(4)在FPGA應用設計方面，針對傳統(tǒng)寄存器堆設計方法占用較多布線資源和功耗高等缺點，提出一種基于塊RAM的低功耗寄存器堆設計方法。仿真結(jié)果表明，與傳統(tǒng)設計方法相比，該方法具有降低功耗、節(jié)約布線資源和易實現(xiàn)等優(yōu)點。