網(wǎng)絡處理器高性能數(shù)據(jù)交換接口設計研究.pdf

1、隨著網(wǎng)絡系統(tǒng)的發(fā)展,現(xiàn)有網(wǎng)絡系統(tǒng)的瓶頸越來越明顯,為了解決這些問題,提出了網(wǎng)絡處理器解決方案。數(shù)據(jù)交換接口的任務是負責網(wǎng)絡處理器與外部網(wǎng)絡設備的數(shù)據(jù)交換,數(shù)據(jù)交換接口技術是實現(xiàn)網(wǎng)絡處理器轉發(fā)網(wǎng)絡數(shù)據(jù)包和影響網(wǎng)絡處理器性能的關鍵技術之一。在這種背景下,結合項目中的工作實踐,本文對網(wǎng)絡處理器中的數(shù)據(jù)交換接口單元進行了技術研究、設計實現(xiàn)、并通過了系統(tǒng)級的功能仿真和布局布線后仿真以及板級測試。
　　 本文重點對異構多核網(wǎng)絡處理器的數(shù)據(jù)交

2、換接口的關鍵技術進行研究,分別設計了在并行流水線結構的網(wǎng)絡處理器中與10／100Mb MAC和1000Mb MAC設備的數(shù)據(jù)交換接口方案。當與10／100M的MAC設備進行接口(慢端口模式)時,采用由網(wǎng)絡處理器對端口進行輪詢的方式來獲取實時數(shù)據(jù)；當與1000M的MAC設備進行接口(快端口模式)時,則采用主動請求機制來獲取實時數(shù)據(jù)。
　　 在快端口模式中,生成微包序列號,協(xié)助高速包轉發(fā)引擎(PE)保持數(shù)據(jù)包的順序；使用雙口SRA

3、M作為數(shù)據(jù)緩存,解決了異步時鐘域同步問題；采用DMA方式,減輕了處理器的負擔；設計了Pull／Push引擎命令隊列對來自高速包轉發(fā)引擎(PE)和SDRAM控制器的指令進行仲裁和排隊,解決了高速包轉發(fā)引擎(PE)可能同時有多個線程向數(shù)據(jù)交換接口發(fā)出轉發(fā)數(shù)據(jù)包指令的問題。
　　 上述設計采用Verilog硬件描述語言進行實現(xiàn),并在FPGA平臺上進行了功能仿真、性能仿真以及板級測試。通過功能仿真以及板級測試,驗證了數(shù)據(jù)交換接口可以正確