寬帶高精度可變時鐘產生方法研究及模塊設計.pdf

1、本論文針對現代測試儀器對采樣時鐘信號的需求，通過各項指標的分析，提出一種寬帶高精度可變時鐘信號發(fā)生器模塊的設計思路和實現方案。這套寬帶高精度可變時鐘發(fā)生器的產生方案可用于任意波形發(fā)生器、示波器、邏輯分析儀等數字化測試儀器中。當前，數字化儀器已經在一定程度上取代了傳統(tǒng)的模擬儀器，而數字信號處理離不開高精度的采樣時鐘。隨著待測設備復雜性和工作頻率的提高，對采樣時鐘信號提出了更高的要求。寬帶高精度可變時鐘是現代高性能儀器設備的重要保證。

2、>　　 本文的主要研究內容包括：
　　 1.本文首先研究了國內外寬帶高精度時鐘發(fā)生器的發(fā)展現狀，綜合分析比較了幾種常見時鐘產生方法的優(yōu)缺點，并確定了采用直接數字合成（DDS）+鎖相環(huán)（PLL）+分頻器技術的實現方案。
　　 2.論述了采用DDS+PLL+分頻器技術實現寬帶高精度可變時鐘方案的可行性：DDS產生的時鐘作為PLL的激勵信號，通過DDS對頻率分辨率進行精細調節(jié)，通過PLL實現高頻時鐘信號的產生，通過分頻器實現

3、設計帶寬的全覆蓋。這種方案可以有效地解決頻率極小步進的瓶頸。
　　 3.分析了DDS和PLL的結構及各自的主要性能指標，并對時鐘抖動對相位噪聲的影響進行了詳細的論述，通過仿真實驗對相位噪聲等性能指標在各個環(huán)節(jié)的損耗分配情況進行了詳細的分析，以此為依據對器件的選型提供了理論參考。
　　 4.通過分析1.25GSPS任意波形發(fā)生器對采樣時鐘的要求，設計了一種基于DDS+PLL方案的時鐘發(fā)生模塊，對可變時鐘模塊的實現進行了具體