基于CMOS電荷泵鎖相環(huán)的時鐘電路設計.pdf

1、本文在詳細分析鎖相環(huán)內部結構和基本原理的基礎上，提出了一種應用在中高頻下的低抖動、低功耗、低噪聲的電荷泵鎖相環(huán)的時鐘電路。
　　本次設計采用標準電荷泵鎖相環(huán)結構，主要包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器、分頻器五個部分。為了使整個電荷泵鎖相環(huán)的電路結構達到最優(yōu)化，本次設計采用多種新結構：采用了有效消除死區(qū)的鑒頻鑒相器結構；采用了低功耗、高充放電速度、并很好抑制電荷共享效應的電流模電荷泵結構；采用了寬振蕩范圍、低噪聲的兩級

2、差分負阻壓控振蕩器結構；采用了噪聲低、功耗小的電流模濾波器電路；采用了工作速度較快的TSPC分頻器電路。
　　通過對電荷泵鎖相環(huán)芯片進行測試，更深入的了解了電荷泵鎖相環(huán)的工作過程，同時發(fā)現(xiàn)設計目標與實際情況存在一定差距。由此，本次設計采用許多新型結構，最大程度上使設計與實際相符。
　　通過仿真驗證，本設計在以理想時鐘源為參考信號時，系統(tǒng)鎖定時間為97.891μs，中心振蕩頻率為25MHz輸出頻率的Jitter也較低，頻率抖動