基于射頻采樣的多通道數(shù)據(jù)采集設計與實現(xiàn).pdf

1、射頻采樣模擬器件少、功耗低、靈活、性能高，在雷達接收機設計中使用越來越廣泛。隨著超大規(guī)模數(shù)字集成電路（VLSI）技術的迅猛發(fā)展，雷達系統(tǒng)設計趨勢是數(shù)字化、體積不斷縮小且性能得到有效提高。本文針對現(xiàn)代雷達高性能實時信號處理的需求，對多通道射頻采樣和高速串行通信進行研究，所取得的主要研究成果為：
　　1、對雷達接收機采樣方式及性能指標進行研究。介紹了工程中常用到的三種不同的雷達接收機前端信號采樣方法?；谏漕l采樣頻率高、帶寬小的特點，

2、使用帶通采樣定理并確定采樣率。詳細闡述了信噪比增益、動態(tài)范圍及接收機靈敏度之間的關系，并根據(jù)項目需求進行主要器件選型，進行硬件電路設計。
　　2、對基于射頻采樣的數(shù)字下變頻算法進行研究。根據(jù)實際工程條件，給出四種不同的數(shù)字下變頻實現(xiàn)結構，并分析各自的優(yōu)缺點及適用條件。針對高速射頻采樣，設計兩級DDC算法方案。解決了由于 NCO位寬不足而引入的頻偏問題，并設計高性能抗混疊濾波器。給出兩種常用的測試動態(tài)范圍的方法，并結合實測數(shù)據(jù)，得到

3、AD芯片及AD采集板的動態(tài)范圍，其結果滿足接收機靈敏度的要求。另外，給出抗混疊濾波器的帶外抑制的測試方法，并結合實際測試數(shù)據(jù)，分析濾波器的凹口特性及對帶外信號的抑制能力。
　　3、對雷達接收機抗干擾算法進行研究。為了提高雷達的抗干擾性能，給出兩種抗干擾措施：自適應頻率捷變和窄脈沖剔除。詳細闡述了兩種抗干擾措施的應用條件及原理，并給出基于FPGA的硬件實現(xiàn)方案。結合實測數(shù)據(jù)和終端效果觀測，其抗干擾效果良好。
　　4、對基于GT

4、X的高速串行通信進行研究。針對高性能AD芯片數(shù)據(jù)傳輸速率高的問題，在詳細分析高速傳輸協(xié)議JESD204B的協(xié)議內容的基礎上，給出基于FPGA的開發(fā)方案。給出一種基于GTX的靈活高效的自定義傳輸協(xié)議，用于板卡之間的光纖通信，并介紹其主要測試工具IBERT。
　　5、對FPGA規(guī)范化設計進行研究?？偨Y基于FPGA的雷達信號處理設計流程，著重介紹了 FPGA程序開發(fā)流程。然后給出基于 FPGA的自檢方案設計，并給出本次設計中的自檢方案。