DDR2 SDRAM控制器的設計與驗證.pdf

1、DDR2 SDRAM作為新一代存儲器，有著價格低廉，容量大，且速度快等優(yōu)點，但是也有本身的局限性。DDR2 SDRAM的讀寫操作十分復雜，參數(shù)非常多，這些參數(shù)在操作的過程中都必須滿足，才能保證SDRAM的穩(wěn)定工作。由此誕生了DDR2C（DDR2 Controller）。DDR2C主要是為了隱藏復雜的DDR2操作時序，從而使設計的模塊僅需要通過一組簡單的控制接口就能實現(xiàn)對DDR2 SDRAM的訪問。 本文重點研究實現(xiàn)操作簡便、帶寬

2、高的DDR2C設計方法。主要內容包括如何簡化對DDR2 SDRAM的操作和最大限度的提高DDR2接口的帶寬。為此采用了輪詢四個BANK的操作方法，將激活BANK和讀寫交叉進行，從而掩蓋激活BANK所需要的時間；同時采取固定周期操作，并在每個讀寫操作周期的后面啟動自動預充電的命令，從而省去了操作前的預充電命令，提高帶寬利用率。預期的控制器工作頻率為200MHz（對于目前中等FPGA芯片的工作頻率），外部對接16bit位寬的DDR2 SDR