深亞微米超大規(guī)模FPGA芯片全定制版圖設計研究.pdf_第1頁
已閱讀1頁,還剩80頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、本論文以成都華微電子科技有限公司自主研發(fā)的高密度 FPGA芯片——HWDXXX為基礎,對深亞微米(DSM)工藝條件下的超大規(guī)模(VLSI)FPGA芯片的全定制版圖設計進行了分析與研究。
  版圖設計在集成電路設計過程中處于極其重要的地位。版圖設計是將符號化的電路設計轉化為立體的物理芯片的橋梁。集成電路工藝的發(fā)展帶動了現(xiàn)代集成電路技術的飛速進步,但同時也給集成電路的設計與制造提出了更高的要求,集成電路設計師們也面臨更高的挑戰(zhàn)。選用的

2、材料、工藝加工的技術以及器件類型的選用都會對芯片性能產(chǎn)生影響。當工藝特征尺寸進入到深亞微米級別以后,這些因素對芯片性能的影響程度越來越明顯,甚至能夠直接導致芯片性能的不穩(wěn)定或者器件失效等后果。為了提高芯片性能、增強產(chǎn)品的可靠性,對深亞微米工藝下版圖設計的研究是非常必要的。
  FPGA芯片具有規(guī)模大、模塊重復性高的特點。針對這些特點,為了有效控制芯片面積,得到更快速度和更低功耗的芯片,一般選用效率較低但靈活性更高的全定制設計方法,

3、通過人工干預的方式來達到預期的設計目標。這與一般的采用半定制方法設計的普通芯片的版圖設計方法有很大的區(qū)別。
  在集成電路設計進入到深亞微米階段以后,原來在芯片設計中微不足道的效應現(xiàn)在就有可能成為影響芯片性能、決定設計成敗的關鍵因素。論文通過對一款超大規(guī)模高密度 FPGA芯片版圖設計的詳細介紹,從器件匹配、寄生效應、天線效應、閂鎖效應、芯片的ESD保護以及襯底串擾噪聲等方面討論研究了各種效應的產(chǎn)生機理以及它們對芯片可能造成的影響。

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論