基于VHDL的靜態(tài)存儲器糾編碼芯片設計與實現(xiàn).pdf

1、空間應用計算機硬件系統(tǒng)的電子器件容易受到電磁場的輻射和重粒子的沖擊，導致星載計算機中的數(shù)據(jù)特別是存儲器中的數(shù)據(jù)出現(xiàn)小概率的錯誤，這種錯誤若不及時進行糾正，將會影響計算機系統(tǒng)的運行和關(guān)鍵數(shù)據(jù)的正確性。為了消除空間環(huán)境中單粒子翻轉(zhuǎn)(SEU)的影響，目前星載計算機中均對靜態(tài)存儲器存儲單元采用檢錯糾錯(EDAC)設計。
　　本文基于一種采用VHDL硬件描述語言的靜態(tài)存儲器糾錯編碼芯片設計與實現(xiàn)，首先論述了糾錯編碼理論與應用；其次，提出了糾

2、錯編碼芯片的詳細設計要求，包括芯片各個模塊的結(jié)構(gòu)劃分以及具體功能；之后，介紹了專用集成電路的設計流程；最后，給出了糾錯編碼芯片的具體設計過程，包括邏輯設計、物理設計、仿真驗證以及芯片測試等。該芯片采用0.5um1P3M CMOS工藝設計，面積為9.5×9.5 mm2，最高工作頻率33MHz，經(jīng)過流片實測與用戶上機試用，各項技術(shù)指標達到設計要求。
　　糾錯編碼芯片采用ASIC設計流程實現(xiàn)，具備自動糾正靜態(tài)存儲器中一位錯誤的功能，可為