處理器中分析模型驅動的高效軟錯誤量化方法研究.pdf

1、隨著工藝尺寸的縮小，軟錯誤引發(fā)的粒子翻轉成為導致處理器運行結果失效的主導性因素。為了權衡設計開銷（如：面積等）和可靠性，精確高效的軟錯誤量化方法成為指導容錯優(yōu)化方案設計的關鍵。
　　當前軟錯誤量化挑戰(zhàn)集中表現(xiàn)：?精度-效率難權衡?，?多位翻轉(Multi-Cell Upsets, MCU)比例急劇增加導致量化復雜度高?以及?當前量化方法無法很好適應大規(guī)模眾核處理器結構?等三個方面。針對這些問題，本文基于模型分析驅動的思路分別提出了

2、對應的優(yōu)化方案：
　　1）本文針對精度-效率難權衡的問題，對軟錯誤在傳播過程中的屏蔽效應的充分觀察和分析，設計了基于概率圖模型(Probabilistic Graphical Models, PGM)驅動的評估精度和效率系統(tǒng)優(yōu)化方法，并通過三種不同的復雜度和精度權衡的實現(xiàn)方式得到不同的評估的精度-效率優(yōu)化結果，可靈活應用不同的應用場景，包括： i）MEA-PGM-FO方案快速考慮一階屏蔽效應提供更優(yōu)的評估上界，相比仿真注入方法(F

3、ault Injection, FI)保持52x加速比的同時把上界高估幅度降低了最優(yōu)45.96％和平均8.48%，適合于高效高可靠性設計如汽車控制系統(tǒng)；ii） MEA-PGM-HMM方案采用啟發(fā)式模型得到快速精確的近似評估值，達到59x加速比的同時把高估的上界值減少了最優(yōu)98.18%和平均79.14%，適合于面向流處理等低可靠設計的高效量化環(huán)境；iii）MEA-PGM-HO是基于截斷式推斷的高精度高效優(yōu)化方案，保持43.87x加速比的同

4、時可以把高估的上界值縮小了最優(yōu)95%和平均87.28%，更適合于航空和航天等極度可靠的場景。
　　2）本文針對復雜的 MCU問題設計了基于直方圖分析的邊界模型(Histogram based Boundary Model, HiBoM)驅動的量化方法，一方面利用SBU快速高效量化方法（如錯誤屏蔽感知的系列優(yōu)化方案）的統(tǒng)計結果基于邊界模型評估面向MCU的量化指標上界和下界；另一方面還采用仿真劃分的方式進行分段的邊界模型評估，從而得到

5、浮動范圍更小的評估區(qū)間。它能有效的把MCU問題簡化為1位翻轉(Single Bit Upset, SBU)，靈活擴展到了任意SBU的量化評估方法，并快速得到高精度的評估值，仿真結果指出與精確的錯誤注入方法相比，可達到44.67~94.6x加速比。
　　3）本文還針對新的處理器結構眾核片上網(wǎng)絡(Network on Chip,NoC)的軟錯誤量化方法從網(wǎng)絡結構量化和處理器部件量化兩個角度分別提出了：基于 PRP的并發(fā)注入量化方法和面

6、向MCU的預分析加速注入統(tǒng)計方法，前者首先從分析模型的角度定義了 PRP量化指標，并以NoC特有的可靠性感知鏈路添加為例進行了系統(tǒng)驗證，通過1次(或少數(shù)幾次)仿真快速統(tǒng)計PRP值驗證軟錯誤的影響以及容錯方案的有效；后者面向更精確的 SBU+MCU錯誤模型提出了基于細粒度量化評價的預分析加速統(tǒng)計方法MEPA，通過應用程序的通信特性、可靠性方案的容錯能力以及本征的錯誤屏蔽等可預測信息取消或中斷不必要的仿真實現(xiàn)5x加速比。
　　總之，本