DSP指令集仿真器的優(yōu)化方案研究.pdf

1、指令集仿真器是用于模擬目標處理器體系結構的軟件工具，通常采用高級編程語言實現。在嵌入式系統(tǒng)研發(fā)過程中，指令集仿真器發(fā)揮了重要作用，如在處理器體系結構設計的過程中，指令集仿真器可以作為硬件架構的評估工具，方便處理器前期硬件架構的篩選;在處理器功能驗證的過程中，指令集仿真器可以作為處理器硬件設計的功能正確性的驗證工具，從而判斷設計的硬件架構在功能上是否是正確的;在處理器系統(tǒng)軟件開發(fā)的過程中，指令集仿真器可以作為實際處理器硬件系統(tǒng)研發(fā)出來之前

2、的系統(tǒng)軟件調試工具，從而使軟硬件設計可以同步進行。然而，縱使指令集仿真器有著諸多的優(yōu)勢，它的仿真速度卻始終制約著它的應用前景。
　　為了改善指令集仿真器在仿真速度上的缺陷，本文借鑒項目組現有的解釋型多核DSP指令集仿真器Diamond ia的仿真策略，通過引入指令塊重載、指令預解碼、多線程、動態(tài)模式調度、動態(tài)庫自動生成等技術，設計并實現了一款仿真加速型多核DSP指令集仿真器(Optimized Instruction Set Si

3、mulator，OISS)。對于Diamond_ia耗時最多的譯碼階段，采用指令預解碼將目標機程序的指令段進行一次性譯碼，從而避免了原先存在的指令重復譯碼現象;對于執(zhí)行階段的加速則采用動態(tài)模式調度的方式實現。動態(tài)模式調度是對于傳統(tǒng)解釋型仿真模式和動態(tài)庫調用模式的切換。傳統(tǒng)解釋型仿真模式需要進行繁雜的譯碼、執(zhí)行，效率較為低下;動態(tài)庫調用模式則可以跳過譯碼、執(zhí)行的過程，利用子線程中生成的動態(tài)庫實現以函數塊為整體的仿真過程，從而提高了指令集仿

4、真器的運行效率。
　　所設計的仿真加速型多核DSP指令集仿真器在Intel Xeon E5520、主頻2.27GHz、內存8 GB的Linux服務器上運行。通過實際應用程序在該指令集仿真器和宿主機硬件環(huán)境下的運行結果對比，驗證了設計方案的正確性;通過實際應用程序在該指令集仿真器和原先的解釋型多核DSP指令集仿真器Diamond ia上的運行結果對比，驗證了該設計方案在仿真速度上的提升。根據實際測試結果，改進后仿真速度對比原先提升了