低壓低功耗滿擺幅CMOS運算放大器的研究與設計.pdf

1、當今社會以電池作為電源的微型電子產品應用廣泛，并且已逐漸融入當代人的生活成為不可或缺的一部分，而為了使電子產品的性能更優(yōu)異，滿足人們的較長時間應用的需求，除了集成電路工藝技術加工改進外，還需要采用低電源電壓的模擬電路來降低功耗，低壓低功耗技術已成為微電子行業(yè)發(fā)展重要領域。
　　運算放大器作為模擬集成電路和ADC/DAC混合信號系統(tǒng)中最基本的電路單元，其重要性自然無可比擬，運放性能的提高可以改善整個系統(tǒng)的性能，故而能設計低壓低功耗的

2、運算放大器至關重要，但設計一款性能優(yōu)良的運算放大器，不只是簡單地實現(xiàn)低壓低功耗的目標，必須兼顧運放的其它各項主要指標。
　　論文首先關注目前國內外最新的低壓低功耗模擬電路技術的設計方法，分析了這類電路技術的工作原理和優(yōu)缺點，在考慮現(xiàn)今CMOS工藝制造的前提下，經過分析對比，設計了一款雙電源供電（電源電壓-0.6V～+0.6V）的CMOSRail-to-Rail運算放大器。首先輸入級設計基于電平位移技術，它對電源電壓要求低、單位增益

3、帶寬很高并且能Rail-to-Rail共模輸入電壓;偏置電路采用基于低壓Cascode電流鏡結構設計的PTAT基準源，它能提供穩(wěn)定的偏置電壓和偏置電流;中間放大級采用折疊式共源共柵結構，輸出電壓擺幅較大;輸出級采用共漏配置的甲乙類推挽輸出級結構，不僅輸出效率較高并能消除交越失真，提高電路線性度，在低壓下能實現(xiàn)全擺幅的Rail-to-Rail輸出;補償電路采用改進后的零點相位補償結構對運放進行頻率補償。
　　最后采用臺積電公司的TS